联电昨（6）日宣布，Cadence类比/混合信号（AMS）芯片设计流程已获得联电28纳米HPC+制程的认证。透过此认证，Cadence和联电的共同客户可以于28纳米HPC+制程上利用全新的AMS解决方案，去设计汽车、工业物联网（IoT）和人工智能（AI）芯片。
联电硅智财研发暨设计支援处处长林子惠表示，透过与Cadence的合作，结合Cadence AMS流程和联电设计套件，开发了一个全面而独特的设计流程，为在28纳米HPC+制程技术的芯片设计客户提供可靠与高效的流程。
上述完整的AMS流程是基于联电的晶圆设计套件（FDK）所设计的，其中包含具有高度自动化的电路设计、布局、签核和验证流程的一个实际示范电路，让客户可在28纳米的HPC+制程上实现更无缝的芯片设计。
Cadence AMS流程结合经定制化确认的类比/数位验证平台，并支持更广泛的Cadence智能系统设计策略，加速SoC设计。AMS流程具有整合标准元件数位化的功能，适合数位辅助类比的设计，客户可使用28纳米HPC+制程，开发汽车、工业物联网和AI应用。
